存储器层次结构

物理介质

• 高速缓冲存储器
• 主存储器
• 快闪存储器
• 磁盘存储器
• 光学存储器
• 磁带存储器

存储技术

随机访问存储器

• 静态RAM 其可以无限期保存两个电路稳态 主要用在高速缓存
• 动态RAM 其可以在一段时间内保存稳态 主要用在主存
• 非易失性存储器

基本存储体系

1)输入设备将程序与数据写入主存； 2) CPU取指令； 3) CPU执行指令期间读数据； 4) CPU写回运算结果； 5) 输出设备输出结果；

主存速度慢的原因

• 主存增速与CPU增速不同步；
• 指令执行期间多次访问存储器；

主存容量不足的原因

• 存在制约主存容量的技术因素

  • CPU、主板等相关技术指标确定

• 应用对主存的需求不断扩大

• 价格原因

存储体系的层次结构

• L1 Cache集成在CPU中，分数据Cache(D-Cache)和指令Cache(I-Cache）
• 早期L2 Cache在主板上或与CPU集成在同一电路板上。随着工艺的提高，L2Cache被集成在CPU内核中，不分D-Cache和I-Cache

局部性

• [缓存](/软件工程/架构/系统设计/缓存.html)

时间局部性

• 现在被访问的信息在不久的将来还将再次被访问
• 时间局部性的程序结构体现： 循环结构

空间局部性

• 现在访问的信息，下一次访问的很有可能是附近的信息
• 空间局部性的程序结构体现：顺序结构

主存中的数据组织

• 主存的一个存储单元所包含的二进制位数
• 目前大多数计算机的主存按字节编址，存储字长也不断加大,如16位字长、32位字长和64位字长

ISA设计时要考虑的两个问题：

• 字的存放问题
• 字的边界对齐问题

数据存储与边界

按边界对齐的数据存储：浪费一些空间

未按边界对齐存放：虽节省了空间，但增加了访存次数

需要在性能与容量间权衡

• 双字长数据边界对齐的起始地址的最末三位为000(8字节整数倍；
• 单字长边界对齐的起始地址的末二位为00(4字节整数倍)；
• 半字长边界对齐的起始地址的最末一位为0(２字节整数倍)。

大端与小端存储

• 小端存储

  • 就是低位字节排放在内存的低地址端，高位字节排放在内存的高地址端

• 大端存储

  • 就是高位字节排放在内存的低地址端，低位字节排放在内存的高地址端

无论是大端还是小端，每个系统内部是一致的，但在系统间通信时可能会发生问题！因为顺序不同，需要进行顺序转换

存储技术

随机访问存储器

静态RAM(SRAM)

工作原理

• 读
• 写
• 保持

结构

静态存储器的不足

• 晶体管过多
• 存储密度低
• 功耗大

动态RAM(DRAM)

DRAM与SRAM不同的是，需要靠不断地“刷新”，才能保持数据被存储起来

• 读写
• 保持

刷新

其它结构的DRAM存储单元

• 单管

传统DRAM

• 内存模块
• 增强DRAM
• 非易失性存储器
• 访问主存

存储扩展

• 位扩展

用16K X 8 的存储芯片构建16K X 32的存储器

• 字扩展

用16K X 8 的存储芯片构建128k X 8的存储器

• 字位扩展

用16K X 8 的存储芯片构建128K X 32的存储器

无论哪种类型的存储扩展都要完成CPU与主存间地址线、数据线、控制线的连接

磁盘存储

磁盘驱动器本身就包含一个微控制器，这允许磁盘驱动器发出一些诸如高速缓存、坏块重映射等高级命令

• 主轴（Spindle）：使整个盘面转动
• 盘面（Platter）：一个磁盘有多个盘面
• 磁道：盘片上划分出来的一个区域，读写过程中，磁头会沿着磁道移动，以读取或写入磁道上的数据
• 扇区：磁道被划分为若干个扇区，每个扇区包含一个固定大小的数据块
• 读写头：读取或写入磁盘数据的设备
• 磁盘臂：负责控制读写头在磁盘表面上的位置
• 柱面：是一组同心圆上对应的扇区的集合，它们处于磁盘的相同半径位置
• 磁盘控制器：控制磁盘的运行和数据传输的主控，通常包括一个处理器和一些固件

性能度量

• 访问时间：发出一个读/写请求到收到响应数据的时间
• 平均寻道时间：读写头移动到磁盘上任意一个磁道的平均时间
• 旋转等待时间：读写头等待目标扇区旋转到磁头下方的时间
• 平均旋转等待时间
• 数据传输率：指从磁盘读取或写入数据的速率。它与磁盘的接口类型、磁盘旋转速度和数据密度有关
• 平均故障时间：给定时间段内，磁盘发生故障的平均时间

访问优化

物理结构决定了磁盘更擅长顺序访问，为了优化随机读写的低效率，有一些手段：

• 缓冲：将读取的块先存储在内存级缓冲区中，以满足未来的请求
• 预读：利用空间局部性原理，预先读取周围的块数据
• 调度：使用电梯算法
• 文件组织：将会一起访问的文件组织到相邻的柱面上，现代的操作系统都已经对应用隐藏了低层的存放方式了，都由操作系统统一管理了，这意味着文件碎片会越来越多
• 非易失性写缓冲区：在磁盘前再加一块不会断电丢失的快速缓存，先写到缓存，后续再慢慢刷到磁盘里
• 日志磁盘：由于日志都是顺序写，所以速度可以比较快，但是读需要做特殊处理

磁盘容量度量

• 记录密度：磁盘表面上每英寸线性长度上存储的磁性转换数目
• 磁道密度：磁盘表面上每英寸线性长度上的磁道数目
• 面密度：每个磁头（读写头）上可用的记录密度

连接到磁盘

• 通用串行总线（USB）
• 图形卡
• 主机总线适配器：包括IDE、SATA、SCSI等

访问磁盘

内存映射：将磁盘文件映射到进程的虚拟地址空间中的技术，这样就可以像访问内存一样访问磁盘文件，从而方便了文件的读写操作

磁盘臂调度算法

读写磁盘块所需要的时间多少由以下三个因素决定：

• 旋转时间：主轴转动盘面，使得磁头移动到适当的扇区上需要的时间
• 寻道时间：制动手臂移动，使得磁头移动到适当的磁道上需要的时间
• 数据传输时间

调度算法：

• 先来先服务算法
  • 按照磁盘请求的顺序进行调度
  • 公平简单，但是没有对寻道做任何优化，平均寻道时间较长
• 最短寻道优先
  • 优先调度距距离磁头最近的磁道
  • 不够公平，如果一个请求距离当前磁头比较远，会出现饥饿现象
• 电梯算法
  • 总是保持一个方向运行，直到该方向没有请求为止，然后改变运行方向

旋转时间与寻道时间十分影响性能，所以一次只读取一个或者两个扇区效率很低。现代的磁盘控制器都拥有高速缓存，每次读取多个扇区，并将其缓存。

错误处理

对于磁盘坏块的处理，可以在控制器或者在操作系统对他们进行处理。

在控制器中，处理的思想都是一样的，都是使用备用块来替代坏块。

而在操作系统级别进行处理，操作系统必须获的所有坏块列表，并将其进行重映射。

磁盘格式化

低级格式化：对每个扇区设置前导码，ECC，由于前导码与ECC需要占用一定空间，所以可用磁盘容量总比宣传的小

↓

磁盘分区：0扇区包含主引导记录（MBR），MBR包含一些引导代码及分区表

↓

高级格式化：设置引导块、空闲存储管理、根目录、文件系统

系统的启动流程：BIOS运行->读入MBR并跳转->执行引导程序->找到操作系统内核载入内存执行

稳定存储器

保持磁盘的数据一致性。

• 稳定写：对每个磁盘驱动器轮流进行重复写操作
• 稳定读：如果有稳定写总是成功，并且一段时间内数据不会自己变坏的前提下，稳定写就总是成功的
• 崩溃恢复：当写的过程中发生崩溃，后续恢复的原则
  • 两块都是好的且一样，什么也不做
  • 一块有ECC错误，则好的覆盖掉有ECC错误的
  • 两块都是好的但不一样，用第一块覆盖第二块

Partial Stroking

磁盘的两个时间：

1. 平均延时：把盘面旋转，把几何扇区对准悬臂位置的时间
2. 平均寻道时间：盘面旋转之后，悬臂定位到扇区的的时间

磁盘转速越高，平均延时就更低，如果不进行寻道，就可以剩下寻道的时间，同时越在磁盘外圈的数据访问越快，相同的角速度下，越外圈线速度越快，同样的时间扫过的扇区就越多

固态硬盘

SLC 的芯片，可以擦除的次数大概在 10 万次，MLC 就在 1 万次左右，而 TLC 和 QLC 就只在几千次

磨损均衡

某些块写入比其他块更加频繁，这些块寿命会更短

TRIM命令

为了避免磨损均衡在搬运很多已经删除了的数据，现在的操作系统和 SSD 的主控芯片，都支持 TRIM 命令。这个命令可以在文件被删除的时候，让操作系统去通知 SSD 硬盘，对应的逻辑块已经标记成已删除了

写入放大

当 SSD 硬盘的存储空间被占用得越来越多，每一次写入新数据，可能不得不去进行垃圾回收，合并一些块里面的页，然后再擦除掉一些页

解决写入放大，需要在后台定时进行垃圾回收，在硬盘比较空闲的时候，就把搬运数据、擦除数据、留出空白的块的工作做完

最大化SSD使用效率

AeroSpike 这个 KV 数据库利用了 SSD的一些特性来加快读写速度：

1. 尽可能去写一个较大的数据块，而不是频繁地去写很多小的数据块
2. 读取数据的时候就可以读取小数据，不用担心擦写寿命问题
3. 持续地进行磁盘碎片整理，一旦一个物理块里面的数据碎片超过 50%，就把这个物理块搬运压缩，然后进行数据擦除，确保磁盘始终有足够的空间可以写入，保 SSD 硬盘的写放大效应尽可能小

此外：

1. 对于SSD而言，没了HDD的寻址代价，随机读写和顺序读写性能类似，就地更新不会获得任何 IOPS 优
2. SSD对于空间局部性也没有优势，预取这种额外的数据访问，只会导致 I/O 带宽被浪费
3. SSD可以执行并行小IO充分利用内部的并行性

raid

• 将数据条带化后的存放在不同磁盘上，通过多磁盘的并行操作提高磁盘系统的读写速率
• 使用基于异或运算为基础的校验技术恢复损坏的数据，提升可靠性
• 通过组合多个硬盘来提高存储容量

raid的数据拆分有两种：

• 比特级拆分
• 块级拆分

比特级的粒度较细，所以读写效率相对较低能

N为RAID组成员盘的个数，M为RAID组的子组数。

RAID0

• 将磁盘划分为多个条带，若读取多个条带的数据，可以实现并行IO，但对于每次读取一个条带的操作系统，性能不仅同普通磁盘，而且还有故障率更高的风险

RAID1

• 在RAID0的基础上整个数据复制一份，写性能比单个磁盘差，但读性能很高，并且拥有容错性，一旦一个磁盘挂掉，使用副本代替即可

RAID2

在数据盘的基础上，增加了一个磁盘来存放ECC

RAID 3/4

• RAID3:在2的基础上，使用奇偶校验码。如果磁盘挂掉，由于挂掉的磁盘位置已知，所以可以推算出丢失的数据位为0还是0 2和3的性能都不比单个磁盘好
• RAID4:重新使用了条带，使用一个驱动器专门存放前面4个条带的奇偶校验。但这种设计对小更新的性能很差，因为每次更新都需要更新校验和。

RAID5

• 在4的基础上将校验和平均分布到各个磁盘，但如果某个磁盘挂掉，那就不好恢复了

RAID6

在5的基础上使用额外的校验块。为每 4 位数据存储2 位的冗余信息，这样系统可容忍两张磁盘 发生故障

RAID10

• 结合RAID1和RAID0，先镜像，再条带化

RAID01

• 结合RAID0和RAID1，先条带化, 再镜像

只能容忍一个磁盘故障，如0号盘损坏，左边RAID0失效，只能使用右边的RAID0，不能再有盘损坏，故冗余度为1

实现方式

• 软件RAID
  • 功能都依赖于主机CPU完成,没有第三方的控制处理器和I/O芯片
• 硬件RAID
  • 专门RAID控制处理器和I/O处理芯片处理RAID任务，不占用主机CPU资源

在空闲时期，控制器会对每张磁盘的每一个扇区进行读取，如果发现某个扇区无法读取，会从其余磁盘中进行恢复

一些硬件RAID实现允许热交换：在不切断电濒的情况下梅出错磁盘用新的磁盘替换

比较

选择考量

• 所需的额外存储代价
• 在IO方面的性能问题
• 磁盘故障时的性能：例如，在RAID 5中，当一个硬盘故障时，RAID控制器需要对数据进行重建，这可能导致性能下降
• 数据重建过程：当一个硬盘故障时，RAID控制器需要将数据从其他硬盘中重建。数据重建可能需要很长时间

存储技术的趋势

• 价格和性能折中
• 不同存储技术的价格与属性以不同的速率变化

对程序数据引用的局部性

取指令的局部性

多体交叉存储器

其基本思想是在不提高存储器速率、不扩展数据通路位数的前提下，通过存储芯片的交叉组织，提高CPU单位时间内访问的数据量，从而缓解快速的CPU与慢速的主存之间的速度差异。

高位多体交叉存储器

低位多体交叉存储器

高速缓存存储器

现代的多核处理器大都采用混合式的方式将缓存集成到芯片上，一般情况下，L3 是所有处理器核共享的，L1 和 L2 是每个处理器核特有的

内存中的指令、数据，会被加载到 L1-L3 Cache 中，而不是直接由 CPU 访问内存去拿

CPU 从内存中读取数据到 CPU Cache 的过程中，是一小块 Cache Line 来读取数据的，而不是按照单个数组元素来读取数据的，大部分 Cache Line的大小通常是64个字节，Disruptor 利用了这点

cache的工作过程

sequenceDiagram  alt 命中    CPU ->> Cache: 读取数据    Cache ->> CPU: 返回数据  end  alt 缺失    CPU ->> Cache: 读取数据    Cache ->> 内存: 读取数据    内存 ->> Cache: 返回数据    Cache ->> CPU: 返回数据  end

缓存写策略

修改什么时候传播到主存：

• 写回（Write Back）：对缓存的修改不会立刻传播到主存，只有当缓存块被替换时，这些被修改的缓存块，才会写回并覆盖内存中过时的数据
• 写直达（Write Through）：缓存中任何一个字节的修改，都会立刻传播到内存

当某个 CPU 的缓存发生变化，其他 CPU 缓存所保有该数据副本的更新策略：

• 写更新（Write Update）：每次缓存写入新的值，该 CPU 都必须发起一次总线请求，通知其他 CPU 将它们的缓存值更新为刚写入的值
• 写无效（Write Invalidate）：一个 CPU 修改缓存时，将其他 CPU 中的缓存全部设置为无效，写无效只需要发起一次总线事件即可

当前要写入的数据不在缓存中时，根据是否要先将数据加载到缓存：

• 写分配（Write Allocate）：写入数据前将数据读入缓存
• 写不分配（Not Write Allocate）

cache地址映射机制

对于一个地址，可以通过地址得到其应该在哪个组，确定在哪个组后，再将内存地址与组中的每一路缓存块 tag 进行匹配，如果相等，就说明该内存块已经载入到缓存中；如果没有匹配的 tag，就说明缓存缺失，需要将内存块放到该组的一个空闲缓存块上；如果所有路的缓存块都正在被使用，那么需要选择一个缓存块，将其移出缓存，把新的内存块载入

cache的结构

• Cache被分成若干行，每行的大小与主存块相同
• Cache每行包含四部分，是Cache要保存的信息。Tag从CPU访问主存的地址中剥离得到、Data是与主存交换的数据块、Valid表示Cache中的数据是否有效、 Dirty表示主存中的数据是最新

相联存储器

• 如何快速地查找
  • 如何快速地判断数据是否存在

缓存缺失

• 强制缺失：第一次将数据块读入到缓存所产生的缺失，也被称为冷缺失（cold miss），因为当发生缓存缺失时，缓存是空的（冷的）
• 冲突缺失：由于缓存的相连度有限导致的缺失，即不同的内存被映射到同一块缓存中
• 容量缺失：由于缓存大小有限导致的缺失

Cache地址映射与变换方法

• 主存数据如何迁至Cache才能实现快速查找

全相联映射

缓存只有一个组，所有的内存块都放在这一个组的不同路上

• 主存分块，Cache行 （Line），两者大小相同
• 设每块4个字，主存大小为1024个字，则第61个字的主存地址为：
  • 00001111 01 （块号 块内地址）
• 主存分块后地址就从一维变成二维
• 映射算法：主存的数据块可映射到Cache任意行，同时将该数据块地址对应行的标记存储体中保存

特点

• Cache利用率高
• 块冲突率低
• 淘汰算法复杂

所以应用在小容量cache

直接映射

缓存只有一个路，一个内存块只能放置在特定的组上

• 主存分块，Cache行 （Line），两者大小相同
• 主存分块后还将以Cache行数为标准进行分区
• 设每块4个字，主存大小为1024个字，Cache分为4行，第61个字的主存地址为
  • 000011 11 01 （区号，区内块号，块内地址）
  • 主存地址从一维变成三维
• 映射算法：Cache共n行，主存第j块号映射到Cache 的行号为 i=j mod n
  • 即主存的数据块映射到Cache特定行

特点

• Cache利用率低
• 块冲突率高
• 淘汰算法简单

应用在大容量cache

组相联映射

缓存同时有多个组和多个路

• 主存分块，Cache行 （Line），两者大小相同；
• Cache分组（每组中包k行），本例假定K=4
• 主存分块后还将以Cache组数为标准进行分组；
• 设每块4个字，主存大小为1024个字，Cache分为4行，第61个字的主存地址为：
  • 0000111 1 01 （组号，组内块号，块内地址）
  • 主存地址从一维变成三维；
• 映射算法：
  • Cache共n组，主存第j块号映射到Cache 的组号为：i=j mod n
  • 即主存的数据块映射到Cache特定组的任意行

淘汰策略

程序运行一段时间后，Cache存储空间被占满，当再有新数据要调入时，就需要通过某种机制决定替换的数据

先进先出法FIFO

最不经常使用法LFU

近期最少使用法LRU

替换算法的抖动

• 刚刚淘汰的块在下一时刻又被访问...

伪共享false sharing

当两个线程同时各自修改两个相邻的变量，由于缓存是按缓存块来组织的，当一个线程对一个缓存块执行写操作时，必须使其他线程含有对应数据的缓存块无效。这样两个线程都会同时使对方的缓存块无效，导致性能下降

经常会看到为了解决伪共享而进行的数据填充

VI协议

• PrRd: 处理器请求从缓存块中读出
• PrWr: 处理器请求向缓存块写入
• BusRd: 总线侦听到一个来自另一个处理器的读出缓存请求
• BusWr: 总线侦听到来自另一个处理器写入缓存的请求
• V：缓存块有效
• I：缓存块无效

当前 CPU 发起的操作：

stateDiagram-v2  V --> V: PrRd/PrWr/BusWr  I --> I: PrWr/BusWr  I --> V: PrRd/BusRd

总线发起的请求：

stateDiagram-v2  V --> V: 除BusRd  I --> I: 除BusRd与BusWr  V --> I: 除BusWr

MESI

• 要解决缓存一致性问题，首先要解决的是多个 CPU 核心之间的数据传播问题

是一种写失效协议：只有一个 CPU 核心负责写入数据，在这个 CPU 核心写入 Cache 之后，它会去广播一个“失效”请求告诉所有其他的 CPU 核心。其他的 CPU 核心，只是去判断自己是否也有一个“失效”版本的 Cache Block，然后把这个也标记成失效

相对应的就是写广播协议：一个写入请求广播到所有的 CPU 核心，同时更新各个核心里的 Cache，写广播还需要把对应的数据传输给其他 CPU 核心

• M：代表已修改（Modified）
• E：代表独占（Exclusive），缓存块是干净有效且唯一的
• S：代表共享（Shared），缓存块干净且被多个CPU共享
• I：代表已失效（Invalidated）

stateDiagram-v2  M --> M: 本地读/写  M --> S: 总线读/发出写回信号  M --> I: 总线写/发出写回信号  E --> M: 本地写  E --> E: 本地读  E --> S: 总线读  E --> I: 总线写/发出写回信号  S --> S: 本地写/发出总线写信号  S --> S: 本地读  S --> I: 总线写/发出写回信号  I --> S: 本地读/发出总线读信号  I --> E: 本地读/发出总线读信号  I --> M: 本地写/发出总线写信号

内存屏障

严格遵守 MESI 协议会导致某个核对缓存的占用比较长，从而影响性能。为此通过放宽 MESI 限制，引入 store buffer、invalid queue 的方式，提升了写缓存核间同步的速度

store buffer 是硬件实现的缓冲区，它的读写速度比缓存的速度更快，所有面向缓存的写操作都会先经过 store buffer，即先收集一些写操作，再批量写到缓存中，但它并不能保证变量写入缓存和主存的顺序

当一个 CPU 向同伴发出 Invalid 消息的时候，它的同伴要先把自己的缓存置为 Invalid，然后再发出 acknowledgement。这个过程是比较慢的，所以引入了 invalid queue ，收到 Invalid 消息的 CPU，立刻回传确认消息，再把这个失效的消息放到一个队列中，等到空闲的时候再去处理失效消息，将缓存设置为 invalid

这两个优化都可能导致变量没有写到缓存前，被其他核给读到过期值

所以引入了内存屏障，屏障的作用是前边的读写操作未完成的情况下，后面的读写操作不能发生

// CPU0void foo() {    a = 1;    smp_wmb(); // 写屏障    b = 1;}// CPU1void bar() {    while (b == 0) continue;    smp_rmb(); // 读屏障    assert(a == 1);}

除了使用读写对内存屏障进行分类外（alpha 结构），另外一种叫做单向屏障的不是以读写来区分的，而是像单行道一样，只允许单向通行：

• LoadLoad屏障:对于这样的语句`Load1; LoadLoad; Load2`,在Load2及后续读取操作要读取的数据被访问前，保证Load1要读取的数据被读取完毕
• StoreStore屏障:对于这样的语句`Store1; StoreStore; Store2`,在Store2及后续写入操作执行前，保证Store1的写 入操作对其它处理器可见。
• LoadStore屏障:对于这样的语句`Load1; LoadStore; Store2`,在Store2及后续写入操作被刷出前，保证Load1要读取的数据被读取完毕。
• StoreLoad屏障:对于这样的语句`Store1; StoreLoad; Load2`,在Load2及后续所有读取操作执行前，保证Store1的写入对所有处理器可见。

单向内存屏障有两个重要的语义：

• release 语义：如果采用了带有 release 语义的写内存指令，那么这个屏障之前的所有读写都不能发生在这次写操作之后，但它并不能保证屏障之后的读写操作不会前移
• acquire 语义：这个屏障之后的所有读写都不能发生在 barrier 之前，但它不管这个屏障之前的读写操作

TSO 模型

处理器对于 store 操作（写操作）的行为有如下规定：

1. Store Buffering（写缓冲）：每个处理器都拥有自己的写缓冲区，store 操作首先被存放在这个缓冲区中，而不是立即写入主存。
2. Write Combining（写合并）：在写缓冲中，如果发现多个 store 操作针对同一个内存地址，那么这些操作可能会被合并成一个较大的写操作。
3. Store Atomicity（写原子性）：store 操作对于其它处理器来说是原子的，即要么全部执行，要么全部不执行。但是，不同的 store 操作之间的顺序可能会被打乱。
4. Store Ordering（写顺序）：每个处理器的 store 操作按照程序中的顺序执行，并且对于其它处理器来说，每个处理器所执行的 store 操作都是有序的

写原子性跟写顺序性就解决了上述内存模型中的一致性问题

NUMA

内存在物理上被分为了多个节点 node，CPU 可以访问所有节点，但是为了提升访问效率，CPU 可以有选择地优先访问离自己近的内存节点

stateDiagram-v2  state node1 {    cpu1 --> 内存1  }  cpu1 --> cpu2: cpu通信  cpu2 --> cpu1: cpu通信  cpu1 --> 内存2: 远程访问  cpu2 --> 内存1: 远程访问  state node2 {    cpu2 --> 内存2  }

虚拟存储器

• 计算机能执行比主存空间大的程序吗？

概述

• 处于主存 –辅存存储层次
• 解决主存容量不足的问题，为程序设计者提供比主存空间大的编程空间
• 分类：页式虚拟存储器、段式虚拟存储器 、段页式虚拟存储器

必须解决的问题

• CPU访问存储系统的地址属性（采用MMU(Memory Management Unit):管理虚拟存储器与物理存储器）
• 如何判断CPU要访问的信息是否在主存中（采用页表来判断）

地址划分

虚拟地址 = 虚页号+页偏移量

逻辑地址与物理地址的转换

TLB (Translation Lookaside Buffer)

虚实地址转换过程中存在的问题

• 缺页异常

工作原理

TLB类似页表，也是PTE的集合。为实现对TLB的快速访问，类似于Cache中的映射方法，对来自于CPU的虚页号进行逻辑划分，得到相应的标记和索引字段

缓存写

高速缓存参数的性能影响

• 不命中率
• 命中率
• 命中时间
• 不命中处罚

存储器层次结构中的缓存

缓解快速CPU与慢速的主存之间的速度差异

工作工程

• 缓存命中

• 缓存不命中

  • 冷不命中
  • 冲突不命中

• 缓存管理

编写高速缓存友好的代码

高速缓存对程序性能的影响